写点什么

微机原理:锁存器的基本原理介绍

  • 2019-10-25
  • 本文字数:2528 字

    阅读完需:约 8 分钟

微机原理:锁存器的基本原理介绍

在大多数字电路中,除了需要具有逻辑运算和算数运算功能的组合逻辑电路外,还需要具有存储功能的电路。组合电路与存储电路结合构成时序逻辑电路,就是咱们平时所说的时序电路,本次着重讨论两种逻辑单元电路,锁存器和触发器,详细介绍各自的工作原理与电路结构,以及实现的不同功能。


基本双稳态电路

将两个非门接成交叉耦合形式,则构成最基本的双稳压电路。



如图所示的电路关系可知,若 Q=0,经非门 G2 反相,则 Q¬=1.Q¬反馈到 G1 输入端,又保证了 Q=0,由于两个非门首尾相接的逻辑锁定,因而电路能够自行保持在 Q=0,Q¬=1 的稳定状态,反之,两个信号对调,也会形成第二种稳定状态。在两种稳定状态中,输出的两个信号都是互补的。


可以定义 Q=0 为整个电路的 0 状态,Q=1 则是一状态,信号进入其中任何一种逻辑状态都能够长期保存下去,并可以通过 Q 端电平检测出来。所以,基本双稳态电路具有储存一位二进制数据的功能。

SR 锁存器

来看第一个,SR 锁存器是各种触发器最基本的构成部件,是一种最简单的触发器,而锁存器与触发器的区别在于,锁存器不需要触发信号,输入信号直接完成 0 或 1 操作,触发器则需要一个触发信号,我们称为时钟信号,只有输入信号有效的时候,才按输入信号完成 0 或 1 操作。


时钟概念,稍微解释一下。时钟就是一个高低电平振荡器,叫晶振,时钟周期也称为振荡周期,定义为时钟频率的倒数。时钟周期是计算机中最基本的、最小的时间单位。在一个时钟周期内,CPU 仅完成一个最基本的动作。时钟周期是一个时间的量。更小的时钟周期就意味着更高的工作频率。时钟信号就是时钟电平高低震荡产生的信号,也就是高低电平的变化。



上面是电路结构图,是一个由或非门组成的逻辑电路,Q 和 Q′为互补输出端,正常工作时,它们的输出状态相反。通常用 Q 的状态表示触发器的状态,即: Q = 0,Q′ = 1 时,称为触发器的“0”态。Q = 1,Q′ = 0 时,称为触发器的“1”态。由此可见,Q 和 Q’为互补输出端。


当 RD=0,SD=1 时,Q=1,Q’=0,锁存器为 1 态,RD=1,SD=0 时,Q=0,Q‘=1,锁存器为 0 态,若 Q=0,Q=0,Q’=1,锁存器为 0 态,若 Q=1,Q=1,Q’=0,锁存器为 1 态,锁存器的状态保持不变,但是当 Q、Q’同时等于 0 的时候,为禁止态。


上面说过,Q 与 Q’为互补输出,如果同时等于 0,违背这一原则,不允许输入 RD = SD = 1 的信号,这就是 SR 锁存器的约束条件。当 RD 和 SD 同时去掉高电平加低电平时,输出状态不稳定。由下面真值表可以看出:




上面是逻辑符号,输入信号直接加在输出门上,在输入信号全部作用时间内,都能直接改变输出端的状态(即只要有输入信号,就能作用于电路)。故又称该电路为直接复位、置位锁存器。


在数字系统中,为协调各部分的动作,常常要求某些触发器在同一时刻动作(即改变状态,也称为翻转),这就要求有一个同步信号来控制,这个控制信号叫做时钟信号(Clock),简称时钟,用 CLK 表示。Clock 是一串周期和脉宽一定的矩形脉冲。具有时钟脉冲控制的触发器统称为时钟触发器,又称钟控触发器。电平触发器(也称同步触发器)是其中最简单的一种。


继续来看电路的动态变化,如果电路的状态为 1 态,也就是 Q=1,Q‘=0,在 RD 端出现逻辑 1 电平的瞬间,将使 Q 端输出的电压下降并作用与 G2 的输入端,随机引发 Q’端电压上升。一旦 Q 和 Q‘端均跨越逻辑阈值电平,便迅速的转换为 Q=1,Q’=1.电路状态由 1 反转为 0。反之,如果此前的电路状态为 0,也就是 Q=0,Q‘=1,则 RD=1 的出现不改变其状态。

基本 SR 锁存器的的动态特征

之前仅仅讨论了电路之间的逻辑关系,接下来看一下电路输出信号的延迟,也就是动态特性,连个或非门工作的时候,都会无法避免的存在一些工作延迟,当输入高低电平的时候,输出限号需要经过一定延时才会产生变化,这种延时是一种潜在的隐患,有可能会对后续电路产生一定影响,可能会造成错误的逻辑输出,有可能导致工作不稳定。为此,需要保证锁存器的可靠转换,这就对输入信号有了时间要求。


在这里补充一个新的概念:定时图。定时图是表达时序电路动态特性的工具之一,主要功能就是表示电路工作过程中,输出对输入信号相应的延迟时间,以及对输入信号的时间要求。



传输延长时间 tpLH 和 tpHL


如上图所示,当置 1 信号 S 上升时,姿势为高电平,需要一定的传输延时时间 tpLH 之后,Q 端才转换为高电平。同样,置 0 信号 R 作用于电路,Q 端电平也经一定的传输延迟时间 tpHL 才变化为零。这里把 tpLH 和 tpHl 定义为基本 SR 锁存器的传输延迟时间,但是对于具体电路,由于信号传输路径不同,这两个值在一般情况下是不相等的。


脉冲宽度 tw


基本 SR 锁存器工作的时候,必须保证输入两端的高电平脉冲不小于某一最小值 tw。如图中的 tw1 和 tw2 均满足上述要求,因此电路可以可靠的实现基本运行。如果在 S 端或者 R 端的脉冲宽度过窄,如上图显示的 tw3 脉冲,在 Q 端电压还没越过逻辑阈值电平时,S 端的高电平就要被撤销,电路就与可能回到原来的状态,或者使 Q 的最终状态不确定。所以基本 SR 锁存器必须满足脉冲宽度不小于一个最低值 tw,这样才能保证 S 或 R 脉冲有确定的作用状态。


同样的道理,5 基本 SR 锁存器也可以用与非门构成,大致原理都一样,但是有一点席位的差别,这里不多说了,感兴趣自行百度一下。


还有稍微了解一下 RS 锁存器在现实中的主要用途。


基本 SR 锁存器主要可以应用于数字系统中某些特定标志的设置。比如,当某种预设逻辑,条件具备的时候,电路可以通过输入端 S 将基本 SR 锁存器置 1,标志着时间的发生,而当遇到相反的逻辑条件时,,则可以通过输入端 R 端将其至 0,标志着没有发生,就像是咱们开关灯一样。


接下来看一下门控 SR 锁存器。


我们之前所说的基本 SR 锁存器是由输入信号 S,R 输入信号,但是门控 SR 锁存器不同,他是在 基本 SR 锁存器的基础上加上了一道“门”CLK


用使能信号控制锁存器在某一指定时刻,根据输入端,输出的信号确定输出状态,可以实现多个锁存器同步的数据锁存。



相比与 SR 锁存器,只多了两个门和一条 CLK,CLK = 0 时,G3、G4 被封锁,输入信号 R、S 不起作用。 SR 锁存器的输入均为 1,触发器状态保持不变。


只有在 CLK=1 时,S、R 才能起作用。



以上是本次的内容,持续更新微机原理和汇编知识,感谢您的支持。


2019-10-25 14:074159

评论

发布
暂无评论
  • 复杂组合逻辑电路

    集成三线—八线译码器74138除了3线到8线的基本译码输入输出端外,为便于扩展成更多位的译码电路和实现数据分配功能,74138还有三个输入使能端 EN1, EN2A和EN2B 。74138真值表和内部逻辑图如下图:

    2022-11-16

  • 状态机的概念与设计

    一般情况下,状态触发器的数量是有限的,其状态数也是有限的,故称为有限状态机(Finite State Machine,简称为FSM)。状态机中所有触发器的时钟输入端被连接到一个公共时钟脉冲源上,其状态的转换是在同一时钟源的同一脉冲边沿同步进行的,所以它也被称作时

    2023-02-09

  • 数字人之 Embeddings 及 Hypernetwork

    2023-03-16

  • 20|ControlNet:出道即巅峰,构图控制没有对手

    握了ControlNet这个“大杀器”,你对于AI绘画效果的控制能力会上一个台阶,在下个实战篇实现创意AI绘画任务时也会更加得心应手。

    2023-09-01

  • 09|手写 CPU(四):如何实现 CPU 流水线的访存阶段?

    手写CPU第四步,咱们继续挑战。这节课我们先想办法解决流水线的数据冒险问题,然后再完成流水线访存阶段相关模块的设计。

    2022-08-15

  • 元器件科普 | 为什么电感在直流电路中相当于短路?(附视频讲解)

    ​这其实也是电感“通直阻交”的特性,原理是一样的。即交流电通过电感时,会产生感应电流,阻碍交流电流过电感;但如果是直流电通过电感,不会产生感应电流,阻力几乎为0,直流电能顺利通过电感。

    2022-11-29

  • D 触发器 (D-FF) 详解

    D触发器的逻辑功能 D触发器的逻辑符号 把 CP 有效沿到来之前电路的状态称为现态,用表示。 把 CP 有效沿到来之后,电路所进入的新状态称为次态,用表示。 特性表 特性方程

    2023-02-04

  • 信息论与编码:随参信道特性

    随参信道的传输特性主要依赖于传输媒质特性,以电离层反射信道、对流层散射信道为主要代表。 随参信道是一种信道传输特性随时间随机快速变化的信道, 包括陆地移动信道,短波电离层反射信道、超短波微波对流层散射信道、超短波视距绕射信道。

    2022-11-29

  • 二极管及其应用

    (1)定义:导电能力介于导体和绝缘体之间的一类物质,称为半导体。常用的半导体材料是硅和锗。

    2022-08-02

  • QPSK/DQPSK 调制解调系统仿真

    1、掌握多进制数字调制与解调的概念; 2、掌握 QPSK 调制及解调的原理及实现方法; 3、了解 QPSK 调制的 A 方式及 B 方式,并观测对应的星座图; 4、了解 QPSK 的相位模糊情况,并思考解决办法; 5、了解 DQPSK 的差分编码和译码算法。

    2023-03-24

  • 跟着卷卷龙一起学 Camera-- 黑电平 Blacklevel

    在camera的sensor中,将光信号通过CMOS管转化为电信号。图像的Buffer的颜色内容是由电信号决定的。图像每个像素的0~65535代表了不同的颜色。为了定义图像信号中的纯黑,这里我们需要定义一个纯黑色的参考电信号值,即黑电平,也被叫做OB值,optical Black。整

    2022-09-01

  • 结合实际聊聊电平转换电路(常用电平转换电路总结)

    电路小课堂时间到,今天我们要聊的是 电平转换电路

    2022-08-09

  • SR 锁存器与 D 锁存器设计与建模

    锁存器和触发器的基本特性 锁存器和触发器是构成时序逻辑电路的基本逻辑单元,它们具有存储数据的功能。每个锁存器或触发器都能存储1位二值信息,所以又称为存储单元或记忆单元。若输入信号不发生变化,锁存器和触发器必然处于其中一种状态,且一旦状

    2023-02-02

  • 17|RISC-V 指令精讲(二):算术指令实现与调试

    今天我们继续学习逻辑指令(and、or、xor)和移位指令 (sll、srl、sra)。

    2022-09-02

  • 为什么变压器经常烧毁?怎么预防解决?

    变压器(Transformer)是利用电磁感应的原理来改变交流电压的装置,主要构件是初级线圈、次级线圈和铁芯(磁芯)。主要功能有:电压变换、电流变换、阻抗变换、隔离、稳压(磁饱和变压器)等。按用途可以分为:电力变压器和特殊变压器(电炉变、整流变、工频

    2022-11-16

  • 导学(一)| 拆解 CPU 的基本结构和运行原理

    CPU做为计算机的总司令官,它管理着计算机的所有资源。它有两个主要的作用,分别是计算和控制。

    2021-10-25

  • 简单组合逻辑电路

    在 Verilog HDL 中一个信号可能有如下四种基本的值:i.0:逻辑 0 或假ii.1:逻辑 1 或真iii.x:未知iv.z:高阻态(三态)在门电路的输入端或是表达式中的 z 值通常会被译为一个 x 值(待确定)。通常情况下, Verilog HDL 是区分大小写的,但是作为值来表示时

    2022-11-15

  • 10 分钟带你彻底搞懂策略设计模式

    2022-08-26

  • 计算机网络(二、物理层)

      网络物理层(Physical Layer,PH)是指计算机与计算机之间通信的OSl模型的第一层也即七层中的最底层。该层中定义了为建立、维护和拆除物理链路所需的机械的、电气的、功能的和规程的特性,其作用是使原始的数据比特流能在物理媒体上传输。

    2022-08-18

  • 计算机网络——码元、波特

    码元是指一个用固定时长的信号波形(数字脉冲),代表不同离散数值的基本波形,是数字通信中数字信号的计量单位,这个时长内的信号称为k进制码元

    2022-09-16

发现更多内容

博世智驾新动力:Apache DolphinScheduler如何征服数据处理挑战

白鲸开源

人工智能 Apache DolphinScheduler 智能驾驶 博世智驾

Boris FX Mocha Pro 2025:影视后期制作的新利器,精准跟踪,极致特效

Rose

QuarkXPress 2025 for Mac:重塑排版艺术,引领设计新风尚

Rose

鸿蒙NEXT开发中使用星闪服务

威哥爱编程

HarmonyOS HarmonyOS NEXT HarmonyOS5.0

功能强大的跨平台SSH客户端 Termius for mac v9.11.0激活版

Rose

TiDB备份存储选择指南

TiDB 社区干货传送门

实践案例 管理与运维 备份 & 恢复

Little Snitch for Mac:守护您的网络隐私,拦截不必要的出站连接

Rose

iDealshare VideoGo for Mac(mac音视频转换器)中文注册版

Rose

SeaTunnel、DolphinScheduler VS. NiFi、AirFlow

白鲸开源

Apache DolphinScheduler airflow Apache SeaTunnel nifi 对比

园林设计师必备软件!Garden Planner激活码及安装教程

Rose

1688商品详情数据接口(H5、APP端)

tbapi

1688商品详情接口 1688API接口

Visual Studio for 2022 我们上架啦!

CodeBuddy

Multitouch for Mac(多点触控手势增强神器)v1.27.42免激活版

Rose

CADintosh X:Mac上的CAD设计利器,让创意无限延伸

Rose

DataOps数据集成创新:DolphinScheduler& SeaTunnel on Amazon Web Services

白鲸开源

DataOps 白鲸开源 WhaleStudio WhaleScheduler WhaleTunnel

Naarak Studio DirEqual for Mac:精准对比,文件差异一目了然!

Rose

聚焦“一度算力”,九章云极DataCanvas公司推进算力标准化建设

九章云极DataCanvas

智驭未来,算启新篇:黄山“大位”智算中心项目重磅发布!

九章云极DataCanvas

九章云极DataCanvas公司2025开门红巨献活动

九章云极DataCanvas

AI英语阅读APP的技术框架

北京木奇移动技术有限公司

AI教育 软件外包公司 AI英语学习

重大科技成就发布会上,Apache SeaTunnel获评2024年度开源社区!

白鲸开源

数据同步 数据集成 CSDN Apache SeaTunnel

uDock for Mac(Dock栏快速启动程序)v4.5.5激活版

Rose

聚焦“一度算力”,九章云极DataCanvas公司推进算力标准化建设

九章云极DataCanvas

携手共创数据存储新纪元 西部数据亮相2024微星龙盾局成都站

极客天地

微机原理:锁存器的基本原理介绍_语言 & 开发_周澳_InfoQ精选文章